An jiyè 2026, endistri semi-conducteurs pouvwa a te fè eksperyans yon lòt wonn nan ogmantasyon pri. Infineon te ajiste pri li yo pou yon dezyèm fwa, ak prèske 20 manifaktirè yo swiv sa, pwolonje sik livrezon a 40-50 semèn. Dèyè fenomèn sa a se kwasans eksplozif twazyèm -jenerasyon SiC/GaN semi-conducteurs nan domèn tankou nouvo machin enèji, founiti elektrik HVDC sant done AI, ak PCS depo enèji. Pran 800V nouvo enèji machin yo kòm yon egzanp, pousantaj pénétration sou mache a nan modil pouvwa SiC te depase 60%, pandan y ap demann pou gwo -founiti pouvwa-dansite pouvwa nan sant done AI ap kondwi evolisyon rapid nan teknoloji SiC nan direksyon ki pi wo aktyèl ak pi wo tanperati junction.
However, the high-reliability packaging of SiC power modules is becoming a key bottleneck in the industry chain. The thermal conductivity of traditional soldering processes is approximately 50 W/m·K, with a temperature limit of only 220℃, which can no longer meet the requirements of SiC modules for junction temperatures >175℃ and process temperatures >350℃. Silver sintering technology, with its thermal conductivity >200 W/m·K and temperature resistance >350 degre, ap vin chwa pwosesis endikap pou gwo -interconnexion fyab nan modil pouvwa SiC.
I. Prensip debaz nan Silver Sintering
Sintering ajan se esansyèlman yon pwosesis solid -difizyon lyezon. Kontrèman ak likid -faz reflow nan soude, SINTERING ajan itilize nano-patikil ajan (oswa mikwo-patikil ajan) anba tanperati ki ba {-(220{-250 degre) ak gwo presyon (20-40MPa) kondisyon yo fòme yon mekanis difizyon atòm nan densasyon metalik ak kwasans metalik.
Pwosesis sa a ka divize an twa etap:
Etap 1: Patikil reyaji. Anba presyon, patikil ajan sibi kontak fizik ak reyajman, elimine inisyal porosite.
Etap 2: kwasans kou. Atòm nan pwen kontak patikil adjasan yo difize sou fwontyè grenn yo, ki fòme "kou," rapidman ogmante fòs lyezon ant patikil yo.
Etap 3: Pore eliminasyon. Difizyon kontinyèl lakòz kwasans grenn ak kontraksyon porosite, finalman sa ki lakòz yon kouch ajan sintered dans. Apre SINTERING, konduktiviti tèmik kouch ajan an se piman metalik, elimine rezistans tèmik kouch konpoze entèmetal (IMC) nan soude tradisyonèl yo. Konduktivite tèmik la rive nan 200-250 W/m·K, 4-5 fwa pi wo pase 50 W/m·K nan SnAg soude.
Reliability Verification: After more than 2000 temperature cycling tests (-55℃~200℃), the shear strength of the silver sintered layer remains >15MPa, ki depase 1000-sik kondisyon estanda otomobil-klas AEC-Q101 la. Karakteristik sa a fè SINTERING ajan teknoloji entèkonekte pi pito pou modil pouvwa kondwi prensipal machin elektrik ak aplikasyon ayewospasyal segondè-fyab.
II. Pwosesis defi ak teknoloji kle yo
Malgre avantaj enpòtan ki genyen nan SINTERING ajan, kontwòl pwosesis li yo fè fas a plizyè defi:
1. Sintering Inifòmite Kontwòl
Uniform sintering of large-area chips (>20 × 20mm) se defi prensipal la. Pwopriyete reolojik nan keratin an ajan, inifòmite nan transmisyon presyon, ak distribisyon an jaden tanperati tout afekte rapò final la anile . 1. Yon diferans dansite ki depase 10% ant kwen an chip ak sant ap mennen nan konsantrasyon estrès tèmomekanik, akselere echèk fatig nan kouch entèkonekte a.
2. Entèfas metalizasyon kouch matche
Diferans ki genyen nan koyefisyan ekspansyon tèmik (CTE) ant kouch metalizasyon tounen chip la (tipikman Ag, Al, oswa TiN) ak kouch ajan sintered yo dwe jisteman konpanse atravè fenèt pwosesis. Lè w pran sistèm Ag/Sintering ajan/Ni-Au-DBC kòm egzanp, CTE yo se 17, 19, ak 7 ppm/degre, respektivman. Estrès tèmik nan koòdone a bezwen bese nan optimize koub presyon.
3. Kontwòl pousantaj anile
Endistri a jeneralman mande pou yon pousantaj anile nan<5% in the sintered layer (tested according to IPC-A-610), but in actual production, void rate control for large-area chips is a core challenge. Current mainstream solutions include:
Chajman presyon etap-pa-etap: Yon koub presyon de-etap ki enplike ba-prechofaj presyon ki te swiv pa gwo-sintering presyon.
Optimizasyon nan fòmilasyon keratin nano ajan: Diminye enèji deklanchman sintering ak amelyore sinetik densifikasyon.
Enspeksyon X-Ray X sou entènèt: 100% X-Deteksyon pousantaj anile X-, bay fidbak an tan reyèl- sou sitiyasyon pwosesis la.
4. Seramik substra sinèrji
Koòdone koòdone ant DBC (Direct Copper Clad) ak AMB (Active Metal Brazing) substrats seramik ak kouch ajan an sintered se egalman enpòtan. AMB Silisyòm nitrure substrats, ak ekselan tèmik ekspansyon matche yo (CTE apeprè 2.5ppm / degre), rapidman ranplase solisyon tradisyonèl AlN-DBC nan modil pouvwa SiC, amelyore lavi sik pouvwa modil.
III. Lyen final la nan PCBA fen-pou-fen fyab
Pwosesis SINTERING ajan an pa sèlman rezoud pwoblèm nan entèkoneksyon soti nan chip nan substra, men tou, enkyetid fen -a-fen fyab nan anbalaj modil pouvwa → PCBA asanble.
Apre modil pouvwa SiC la fini SINTERING ak entèkoneksyon, koneksyon elektrik li yo nan PCB la, konsepsyon jesyon tèmik, ak fikse mekanik tout bezwen konsidere an tèm de fyab nivo sistèm -:
Konsepsyon Dissipasyon Chalè: Yon chemen tèmik efikas dwe fèt anba kouch ajan an sintered, optimize chèn konplè rezistans tèmik soti nan tanperati chip junction nan tanperati anbyen.
Layout substrate: Estrikti pile -nan substrate seramik DBC/AMB la ak PCB a bezwen sibi simulation tèmomekanik.
Fenèt Pwosesis soude: Des tanperati soude reflow nan modil la ak PCB la bezwen matche ak limit tanperati kouch ajan sintered la.
Kouch konkrè: Pwosesis kouch modil pouvwa a bezwen konsidere konpatibilite sifas kouch ajan an.
